/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
/ÖÐÎÄ/
Quartus IIÊÇAltera¹«Ë¾ÓÚÍƳöÒ»¿î×ÛºÏÐÔPLD/FPGA¿ª·¢Èí¼þ£¬ÄÚÖÃÇ¿´óµÄ×ÛºÏÆ÷ºÍ·ÂÕæÆ÷£¬Ö§³ÖÔÀíͼ¡¢VHDL¡¢VerilogHDLÒÔ¼°AHDLµÈ¶àÖÖÉè¼ÆÎļþµÄÊäÈ룬¿ÉÇáËÉÍê³É´ÓÉè¼ÆÊäÈëµ½Ó²¼þÅäÖõÄÕû¸öPLDÉè¼ÆÁ÷³Ì¡£»¶ÓÏÂÔØÌåÑé¡£
¶ÔÓÚFPGA¡¢CPLDÒÔ¼°½á¹¹»¯ASICÉè¼Æ£¬quartus ii 11.0ÊÇÐÔÄܺÍЧÄÜÊ×ÇüÒ»Ö¸µÄÉè¼ÆÈí¼þ¡£Èí¼þÖ§³ÖAlteraÃûΪQsysµÄϵͳ¼¶¼¯³É¹¤¾ßвúÆ·£¬ÊµÏÖÁ˶ÔStratix® V FPGAϵÁеÄÀ©Õ¹Ö§³Ö£¬²¢ÇÒ²ÉÓÃÔöÇ¿ºóµÄµ÷ÊÔ·½°¸¼Ó¿ìÁ˵緰忪·¢¡£
1.×Ô¶¯¶¨Î»±àÒë´íÎó£»
2.¸ßЧµÄÆÚ¼ä±à³ÌÓëÑéÖ¤¹¤¾ß£»
3.¹¦ÄÜÇ¿´óµÄÂß¼×ۺϹ¤¾ß£»
4.оƬ£¨µç·£©Æ½Ãæ²¼¾ÖÁ¬Ï߱༣»
5.¶¨Ê±/ʱÐò·ÖÎöÓë¹Ø¼ü·¾¶ÑÓʱ·ÖÎö£»
6.Í걸µÄµç·¹¦ÄÜ·ÂÕæÓëʱÐòÂß¼·ÂÕ湤¾ß£»
7.ʹÓÃ×éºÏ±àÒ뷽ʽ¿ÉÒ»´ÎÍê³ÉÕûÌåÉè¼ÆÁ÷³Ì£»
8.¿ÉʹÓÃSignalTap IIÂß¼·ÖÎö¹¤¾ß½øÐÐǶÈëʽµÄÂß¼·ÖÎö£»
9.ÄÜÉú³ÉµÚÈý·½EDAÈí¼þʹÓõÄVHDLÍø±íÎļþºÍVerilogÍø±íÎļþ£»
10.Ö§³ÖÈí¼þÔ´ÎļþµÄÌí¼ÓºÍ´´½¨£¬²¢½«ËüÃÇÁ´½ÓÆðÀ´Éú³É±à³ÌÎļþ¡£
1.Altera Quartus II ×÷ΪһÖֿɱà³ÌÂß¼µÄÉè¼Æ»·¾³£¬ ÓÉÓÚÆäÇ¿´óµÄÉè¼ÆÄÜÁ¦ºÍÖ±¹ÛÒ×ÓõĽӿڣ¬Ô½À´Ô½Êܵ½Êý×ÖϵͳÉè¼ÆÕߵĻ¶Ó¡£
2.Quartus IIÌṩÁËÍêÈ«¼¯³ÉÇÒÓëµç·½á¹¹Î޹صĿª·¢°ü»·¾³£¬¾ßÓÐÊý×ÖÂß¼Éè¼ÆµÄÈ«²¿ÌØÐÔ£¬°üÀ¨£º¿ÉÀûÓÃÔÀíͼ¡¢½á¹¹¿òͼ¡¢VerilogHDL¡¢AHDLºÍVHDLÍê³Éµç·ÃèÊö£¬²¢½«Æä±£´æΪÉè¼ÆʵÌåÎļþ£»Ð¾Æ¬£¨µç·£©Æ½Ãæ²¼¾ÖÁ¬Ï༵߱ȹ¦ÄÜ£¡
Quartus ii¼ò½é£º
Quartus II ÊÇAltera¹«Ë¾µÄ×ÛºÏÐÔPLD/FPGA¿ª·¢Èí¼þ£¬ÔÀíͼ¡¢VHDL¡¢VerilogHDLÒÔ¼°AHDL£¨Altera Hardware Ö§³ÖDescription Language£©µÈ¶àÖÖÉè¼ÆÊäÈëÐÎʽ£¬ÄÚǶ×ÔÓеÄ×ÛºÏÆ÷ÒÔ¼°·ÂÕæÆ÷£¬¿ÉÒÔÍê³É´ÓÉè¼ÆÊäÈëµ½Ó²¼þÅäÖõÄÍêÕûPLDÉè¼ÆÁ÷³Ì
¹ØÓÚÌÚÅ£ | ÁªÏµ·½Ê½ | ·¢Õ¹Àú³Ì | °æȨÉùÃ÷ | ÏÂÔØ°ïÖú(£¿) | ¹ã¸æÁªÏµ | ÍøÕ¾µØͼ | ÓÑÇéÁ´½Ó
Copyright 2005-2022 QQTN.com ¡¾ÌÚÅ£Íø¡¿ °æȨËùÓÐ ¶õICP±¸2022005668ºÅ-1 | ¶õ¹«Íø°²±¸ 42011102000260ºÅ
ÉùÃ÷£º±¾Õ¾·ÇÌÚѶQQ¹Ù·½ÍøÕ¾ ËùÓÐÈí¼þºÍÎÄÕÂÀ´×Ô»¥ÁªÍø ÈçÓÐÒìÒé ÇëÓë±¾Õ¾ÁªÏµ ±¾Õ¾Îª·ÇÓ®ÀûÐÔÍøÕ¾ ²»½ÓÊÜÈκÎÔÞÖúºÍ¹ã¸æ